集成电路包括精心设计的半导体、电介质和导体薄膜层，釉料附着力检验标准是这些薄膜通过复杂架构的金属布线相互连接。首先是使用等离子体工艺沉积这些薄膜，然后用反应等离子体将它们网状化。这给出了数十纳米的标准尺寸图案。放蚀刻集成电路中各种薄膜的一个特征标准是小于人类头发直径的 1%。 《高频等离子体物理学》
